Definisyon ak enpòtans tès fyab
Tès fyab se yon pwosesis evalyasyon sistematik ki simule divès kalite estrès anviwònman ak kantite travay chip yo ka fè fas a nan senaryo itilizasyon reyèl-moun yo lè l sèvi avèk divès kalite.ekipman tès fyab. Li egzamine konplè pèfòmans yo, estabilite operasyonèl, ak lavi yo. BOTO, kòm yon manifakti ekipman tès fyab pwofesyonèl, bay kliyan yo ak solisyon ekipman tès konplè pou asire ke chips ka stab reyalize fonksyon espere yo nan kondisyon teknik espesifye.
Nan rechèch chip ak devlopman ak pwosesis fabrikasyon, tès fyab se pa sèlman yon mwayen debaz pou verifye pèfòmans pwodwi, men tou se yon kle pou amelyore kalite pwodwi ak amelyore compétitivité sou mache a. Lè w fè tès fyab solid, yo ka idantifye mòd potansyèl echèk ak mekanis fay byen bonè, kidonk bay direksyon pou optimize konsepsyon ak amelyorasyon pwosesis, diminye pwobabilite pou echèk pwodwi nan aplikasyon aktyèl yo, pwolonje lavi efikas yo, epi finalman amelyore satisfaksyon itilizatè.
Kalite prensipal tès fyab chip
I. Tès anviwònman
Tès anviwònman an se yon eleman debaz nan evalyasyon fiabilite chip, prensipalman yo itilize pou egzamine adaptabilite chip la ak estabilite operasyonèl nan diferan kondisyon anviwònman an. Tès komen yo enkli Tanperati Operasyon Lavi (HTOL), Lavi Operasyon Tanperati ki ba (LTOL), Tanperati monte bisiklèt (TCT), ak Tanperati akselere segondè ak tès estrès imidite (HAST).
(1) Egzamen Lavi Operasyon Tanperati (HTOL).
HTOL se yon metòd tès klasik chip fyab. Tès sa a mete chip la nan yon -anviwònman tanperati ki wo-yon ekipman tès fyab-pou yon peryòd pwolonje pou simulation estrès tèmik ak pwosesis aje nan itilizasyon aktyèl la. Tanperati tès la se nòmalman ant 100 degre ak 150 degre, epi dire a se fleksib fikse dapre espesifikasyon chip ak senaryo aplikasyon.
Anba kondisyon tanperati ki wo -, karakteristik elektrik chip la, pèfòmans, ak fyab yo kontinyèlman kontwole ak anrejistre. Atravè tès HTOL, yo ka idantifye kalite fay ki te koze pa faktè tankou difizyon tèmik, domaj estriktirèl, oswa aje materyèl, tankou flit rezistans, flit aktyèl, kontak pòv, ak migrasyon metal. Idantifye mòd fay sa yo ede evalye -fiabilite alontèm chip la nan anviwònman tanperati ki wo-, epi li bay yon baz pou optimize konsepsyon ak amelyorasyon pwosesis.
(2) Tès lavi opere tanperati ki ba (LTOL).
Tès LTOL konsantre sou evalye fyab ak lavi bato yo nan anviwònman tanperati ki ba -. Pou aplikasyon ekstrèm tankou ayewospasyal, militè, ak medikal, chips bezwen kenbe fonksyon nòmal nan tanperati ki ba anpil. Tès sa a akselere chip aje anba kondisyon tanperati ki ba-, sa ede manifaktirè yo konprann pèfòmans estabilite yo nan tanperati ki ba. Pandan tès la, pèfòmans elektrik chip la anrejistre epi analize an detay pou asire operasyon serye anba kondisyon tanperati ki ba -.
(3) Tanperati Cycling (TCT) Tès
TCT tès simule estrès tèmik ak efè fatig materyèl ki te koze pa fluctuations tanperati nan itilizasyon aktyèl la. Pandan tès la, chip la ekspoze a yon tanperati ki ba (egzanp, -40 degre) ak yon tanperati ki wo (egzanp, 125 degre).
Tanperati monte bisiklèt efektivman detekte estrès estriktirèl, diferans ki genyen nan koyefisyan ekspansyon tèmik, ak fatig jwenti soude ki te koze pa chanjman tanperati. Faktè sa yo ka mennen nan defo tankou kontak pòv, fann jwenti soude, oswa fatig metal, kidonk afekte fyab la ak lavi chip la. Rezilta tès TCT yo bay yon referans enpòtan pou evalye pèfòmans chips anba anviwònman varyasyon tanperati.
Chanm tès tanperati monte bisiklèt yo souvan itilize pou ekipman tès fyab.
(4) Tanperati akselere segondè ak tès estrès imidite (HAST)
HAST se yon metòd evalyasyon aje akselere. Tès sa a mete chip la nan yon anviwònman ekstrèm nan tanperati ki wo ak imidite (tipikman 85 degre / 85% RH) epi li aplike vòltaj oswa aktyèl pou akselere pwosesis aje li yo. Metòd sa a ka repwodui degradasyon pèfòmans yon chip pandan itilizasyon alontèm-nan yon ti tan, sa ki ede idantifye defo potansyèl yo davans.
Avantaj prensipal la nan HAST se efikasite segondè akselerasyon li yo, ki pèmèt pou akizisyon de enfòmasyon fyab chip nan yon ti tan, pandan y ap bay kondisyon imidite pi pre senaryo aplikasyon aktyèl.
II. Tès pou tout lavi
Tès pou tout lavi se yon lòt eleman enpòtan nan evalyasyon fiabilite chip, sitou itilize analize tandans chanjman pèfòmans yo ak mekanis echèk nan chips pandan itilizasyon alontèm -. Pwojè komen yo enkli High Temperature Storage Life (HTSL) ak Bias Life Test (BLT).
(1) Tès Tanperati Depo Lavi (HTSL).
Tès HTSL la mete chip la nan yon anviwònman tanperati ki wo -(tipikman 125 degre a 175 degre) pou yon peryòd pwolonje san yo pa aplike vòltaj fonksyònman pou evalye fyab li ak pèfòmans pou tout lavi li nan kondisyon depo tanperati ki wo-. Tès sa a se sitou itilize pou simulation efè aje chips akòz gwo -depo tanperati pandan depo oswa transpò. Tès HTSL klarifye alontèm -tolerans chips yo anba anviwònman tanperati ki wo-, sa ki bay yon referans pou fikse kondisyon depo ak transpò.
(2) Tès lavi patipri (BLT)
Tès BLT evalye estabilite ak fyab chips anba efè konbine vòltaj patipri alontèm -ak tanperati ki wo. Pandan tès la, yo aplike yon vòltaj konstan patipri sou chip la, epi li mete l nan yon anviwònman tanperati ki wo -. Se valè vòltaj la patipri detèmine dapre espesifikasyon yo chip ak kondisyon aplikasyon an. Lè w kontinyèlman kontwole chanjman pèfòmans chip la anba kondisyon tanperati ki wo -, yo ka detekte efè ki te koze pa aje patipri, tankou domaj kouch dielectric, fòmasyon pèlen koòdone, ak koube band. Rezilta tès BLT yo bay yon baz enpòtan pou evalyasyon fyab chips yo anba itilizasyon alontèm ak anviwònman tanperati ki wo.
III. Tès mekanik ak elektrik
Anplis de tès anviwònman ak lavi, evalyasyon fiabilite chip gen ladan tou tès mekanik ak elektrik pou verifye pèfòmans ak estabilite chips anba chòk fizik, Vibration, ak kondisyon estrès elektrik.
(1) Tès gout (DT)
Tès gout evalye fyab nan chips anba chòk fizik ak kondisyon Vibration. Pandan tès la, chip la fikse sou yon aparèy devwe epi li sibi operasyon pre-- gout oswa vibrasyon pou simule enpak fizik li ka soufri nan itilizasyon aktyèl la.
Atravè tès gout, pwoblèm tankou rupture jwenti soude, domaj estriktirèl, oswa ka zo kase materyèl ki te koze pa enpak oswa Vibration ka idantifye. Rezilta tès yo bay done enpòtan pou evalye chòk chip la ak rezistans Vibration nan itilizasyon aktyèl la.
(2) Tès Electrostatic Dechaj (ESD).
Tès ESD se yon atik kle pou evalye kapasite anti-entèferans chip la nan yon anviwònman elektwostatik. Se egzeyat elektwostatik anjeneral ki te koze pa chaj dezekilib ki te pwodwi pa friksyon oswa separasyon nan sifas materyèl posibilite. Lè chaj yo transfere soti nan yon sifas nan yon lòt nan yon kout peryòd de tan, yon gwo -kouran batman kè se fòme.
Tès ESD sitou itilize de metòd: Modèl Egzeyat Kò Imèn (HBM) ak Modèl Aparèy Chaje (CDM) pou simulation evènman egzeyat elektwostatik nan kontak imen oswa ekipman pwodiksyon, ak evalye tolerans chip la nan kondisyon sa yo.
(3) Tès latch-
Yo itilize tès Latch-yo pou evalye si chip la ap fè eksperyans bloke inatandi oswa echèk kouran nan kondisyon ekstrèm tankou fluctuations kouran nòmal. Pandan tès la, yo te ajoute yon sikwi pwoteksyon nan tèminal antre pouvwa chip la, epi yon evènman pann kouran toudenkou te similye lè l sèvi avèk yon switch gwo -vitès pou obsève konpòtman chip la ak kapasite rekiperasyon nan kondisyon pasajè sa yo. Tès sa a ede verifye solidité chip la anba twoub kouran.
Normalisation nan tès fyab
Pou asire rigor syantifik, presizyon, ak repetibilite tès fiabilite chip, òganizasyon entènasyonal yo te devlope yon seri espesifikasyon tès estanda ak metòd, sitou ki gen ladan MIL-STD, JEDEC, IEC, JESD, AEC, ak EIA. Espesifikasyon sa yo konplètman kouvri egzijans tès fyab chips yo nan diferan kondisyon anviwònman, eta opere, ak senaryo aplikasyon, bay manifaktirè chip ak laboratwa tès estanda tès inifye ak direktiv operasyonèl. BOTO estrikteman konfòme yo ak espesifikasyon tès ofisyèl yo mansyone pi wo a nan konsepsyon ak fabrike nan divès kalite ekipman tès fyab asire segondè fyab la ak konsistans nan rezilta tès yo pwodwi.